2023年6月

TELEDYNE C2V | Semiconductors Everywhereyoulook

概要

宇宙空間では、放射線が電子部品や電子システムに被害を与え故障や誤作動を引き起こす可能性があるため、こ れを考慮することが極めて重要です。重イオンや陽子などの高エネルギー粒子は電子機器のシングルイベント効 果(SEE)を引き起こす可能性があり、その結果、電子機器の性能が一時的または恒久的に変化することがありま す。さらに、長期間に渡る放射線被曝によって電子部品や電子システムが劣化し、時間の経過とともに信頼性と 性能が低下します。宇宙システムの設計や試験において放射線の影響を考慮することは、宇宙空間の過酷な放射 線環境で適切な機能と長寿命を保証するために不可欠です。

次世代宇宙システムでは、配慮しなければならないミッションプロファイル(軌道、宇宙空間における寿命、衛 星の冗長性・配置)とともに、現代のユースケース(リアルタイム画像・映像処理、科学データ分析、通信、自 律運用、人工知能、航空電子工学)に対応するため、より高いコンピューティング性能が必要になります。高い コンピューティング性能は従来の耐放射線性強化を施したデバイスでは実現できないため、設計者は耐放射線強 化を施していない産業市場で使用されているより標準的なコンピューティングソリューションの採用を検討する と同時に放射線環境下でも安全に十分な期間機能できることを保証する必要があります。

Teledyne e2v は、Arm[®] Cortex[®]-A72 プロセッサや高速 DDR4 メモリなど、計算集約型の耐放射線デジタル処理ソリューションを提供しています。QLS1046-Space は、これらの独立したコンポーネントをベースにした高度に最適化された耐放射線性モジュールです。

本記事の最初のセクションでは、Teledyne e2v が採用した高速デジタル処理ソリューションの耐放射線テストと完 全な耐放射線特性評価の方針について説明します。次に、QLS1046-Space 製品とその宇宙空間専用機能について紹 介します。その後、QLS1046-Space に適用される放射線試験の構成と実施方法について、重イオン、陽子、TID、 緩和について得られた結果とともに紹介します。

<u>キーワード:</u>エッジコンピューティング、高速処理、放射線、SEE、TID、SEL、陽子、緩和

耐放射線コンポーネントの一般的な放射線試験方針

電子コンポーネントの耐放射線性は宇宙用途における重要なトピックの一つであり、コンポーネントの動作を評価するには耐放射線性に関する広範な試験が必要です。耐放射線コンポーネントは、産業市場向けに高いコンピューティング性能を発揮するよう設計されたデバイスの中にも存在します。これらのデバイスは、TID とラッチアップ耐性(SEL)の面での良好な水準の耐放射線性とともに、画期的な性能を発揮することから、宇宙用途に選択されています。放射線に関していうと、耐放射線デバイスはビット反転(SEU)および機能中断(SEFI)事象に耐えることができます。宇宙システムの開発に携わるプロジェクトチームは、飛行中の誤り率を計算、予測するために、使用するコンポーネントの耐放射線性データを必要としています。誤り率が高すぎる場合は、緩和技術が導入されます。

2023年6月



Teledyne e2v は、耐放射線処理ソリューションの包括的な 放射線試験キャンペーンを実施しています。放射線試験 手法には、3つの重要な柱があります(図1)。



図1:放射線試験手法の主要な柱

最初に行われるのは SEE 重イオン試験で、デバイスの SEL 耐性を検証し重イオンに暴露された際に発生する SEU と SEFI の影響を評価できます。LEO ミッションは陽子の影響をより受けやすく最近のデバイスは陽子に対してよ り高い感受性を示すことがあるため、重イオン試験を補完するために SEE 陽子試験が行われます。次に、部品の 機能を低下させることなく部品がどれだけの放射線量に耐えられるか検証するために、TID 試験が実施されます。 TID は通常、軌道高度に応じて部品が使用可能なミッション継続期間に相関します。放射線試験の最後に行うの は、SEU と SEFI を中心とした放射線事象の緩和です。放射線事象から復旧するための方法が提案、実施されてビームを照射して試験されます。その結果に基づいて、放射線の影響を軽減する方法や IP をユーザーに提案できま す。特にプロセッサのような複雑なデバイスでは、ときにビームを照射して同じ種類の試験を複数回行う必要が あります。

放射線下でのさまざまな試験を実施するために、Teledyne e2vは試験のニーズを満たす特殊な試験基板を設計、製造しています。たとえば、電源の監視、関連周辺機器の追加、デバイスの放熱処理などの試験に対応できる基板を設計、製造しています。ハードウェアに加え、試験対象部品のさまざまな機能ブロックを実行するために開発された特殊な試験用ソフトウェアもあります。

この包括的な放射線試験手法は、Teledyne e2vの QLS1046-Space 処理モジュールに適用されているものです。次の 章では、このデバイスについて簡単に説明します。その後、得られたさまざまな放射線試験結果を紹介します。

QLS1046-Space の説明

QLS1046-Space は、Teledyne e2v によって設計された、44 x 26 mm [2]の最適なフォームファクターを持つ、耐放射 線演算集約型統合ソリューションです。これには、Teledyne e2v の LS1046-Space と DDR4T04G72 が搭載されていま す。

このコンピュータデバイスは、宇宙空間で負荷の高い計算に対応できる能力を必要とする多くの用途に対応でき、 たとえば宇宙空間での画像処理のためのディープラーニング AI アルゴリズムを実行できるため、人工知能を組み 込んだ宇宙システムにも役立ちます。エッジで情報を事前処理し、地上に送信する際のダウンリンク帯域幅を削 減するという技術的利点が得られます。QLS1046-Spaceの典型的な最終用途は以下のとおりです。

- 通信衛星・配置、AI 組み込み・セキュリティ
- 着陸システムおよび航空宇宙電子システム、ロボット制御および機械アームの制御
- 有人探査ミッション、科学ミッション
- 早期警戒・観測衛星 セキュリティ、自動状況検知・認識、AI
- 宇宙防衛
- 広帯域宇宙観測
- 気象衛星

2023年6月

DDR4T04G72M

QLS1046-Space

Z : LS1046-Space

DDR4T04G72、QLS1046-Space

LS1046-Space

TELEDYNE e2V | Semiconductors Everywhereyoulook

LS1046-Space は、最大 1.8 GHz で動作する Quad-Core ARM Cortex-A72 をベースとしたプロセッサで、30k DMIPS の演算能力、ECC で保護された L1 キャッシュと L2 キャッシュ、パケット処理アクセラレータ、1/10 Gb イーサネット、PCle[®] Gen3、SPI、I²C、UART などの豊富な周辺機能を備えています。レベル1(NASA EEE-INST-002 - Section M4 - PEMs & ECSS-Q-ST-60-13C)までの宇宙用として認定されています。

DDR4T04G72 は、処理速度が最大 2.4 GT/s に達する 4 GB 耐放射線 DDR4 メモリマルチ チップパッケージ (MCP) です。レベル 1 (NASA EEE-INST-002 - Section M4 - PEMs & ECSS-Q-ST-60-13C) までの宇宙用として認定されています。

以降のセクションでは、QLS1046-Space モジュールの特性を評価するために実施された放射線試験キャンペーン の結果を紹介します。このモジュールには2つの能動型デバイスが搭載されているため、採用された試験手法は コンポーネントそれぞれに照射して、それぞれの耐放射線性を個別に評価するものでした。各試験について、ま ず試験構成を紹介し次に主な結果のハイライトを提示します。得られた全結果の要約を提示していますが、特 に最近実施されたプロトン試験とその結果に焦点を当てています。

<u>SEE - SEL と重イオン</u>

LS1046-Space プロセッサ

この試験は、3 種類の基板を使用しています。「STB026」は、データ(電圧と 電流)の記録と基板のラッチアップ管理とリセット・再起動を行います。 「DIB430A」は、QLS1046-Space モジュールを搭載し、モジュールの動作に必 要な機能(メモリ、クロックなど)を提供します。「DIB378A」は周辺機器を 搭載し、システムの他の部分との連携を行います。コンピュータは、試験構 成を管理し FPGA によってタイムスタンプが付けられたすべてのデータを保存 するために使用されます。

試験中、CPU はさまざまなインターフェースを使用して、試験基板と通信し ます。片方のUART は、一般的な目的とデバッグに使用されます。もう片方の UART は、ハートビートとブートの検出に使用されます。プロセッサのフラッ シュコントローラ (IFC) は、CPU から FPGA に試験データを送信し、FPGA か ら試験の環境設定を取得するために使用されます。2つのイーサネットリンク (1つは SGMII、もう1つは RGMII) が FPGA に接続されており、これらのイン ターフェースも試験できます。CPU 試験ソフトウェアは、FPGA によって放射 線試験中に使用されるインターフェースと周辺機器を動的に選択するよう環 境設定されます。CPU は、UART 経由で定期的に FPGA にハートビートを送信 します。 FPGA は、CPU の活動を監視し、SEFI が検出されたら、つまりハート ビートが停止したら、アクションを開始できます。SEFI の場合、図4に示すと おり、単純なアルゴリズを使用して SEFI の状態を分類し、改善します。これ により、SEFI イベントを回復方法ごとに分類できます。



図3:QLS1046-Spaceの試験構成

2023年6月





LS1046 プロセッサはフリップチップ構造のため、放射線 ビームがダイの活性部と相互作用するように試料が薄く 加工されました。試験は、RADEFの施設で行われました [3]。試料表面の実効 LET を図 5 に示します。

ラッチアップ試験 (SEL) は、最高動作温度 125℃、最大 動作電圧で実施しました。3 個のデバイスを 1e7 ions/cm² のフルエンスまで試験しました。

LET 62MeV/(mg/cm²)のイオンビームをデバイスに照射して いる間、SEL による恒久的損傷は記録されませんでした。

空気中の 16.3 MeV/n の混合物									
イオン	範囲	表面の LET	空気中かつ 75 µ の シリコンを通した LET						
	microns	MeV/(mg/cm ²)	MeV/(mg/cm ²)						
1706+	481	1.52	1.8						
20Ne7+	360	2.3	2.6						
40Ar14+	264	7.2	8						
57FE20+	214	13.3	16						
89Kr29+	185	24.5	32						
126Xe44+	157	48.5	62.5						

図5: 実効LET

SEU 試験と SEFI 試験では、通常の動作電圧と室温で、62 MeV/(mg/cm²)までの特性評価も行いました。デバイスの 試験の結果得られた CPU SEF の I 断面積を計算しました。シミュレートされた誤り率の一部を表1に示します。重 要な結果として、SEFI イベントからの回復に電源オフ・オン操作が必要なかったことが挙げられます。

軌道	GEO (35784 km)	GEO (35784 km)	ISS 51.50 400 km;400 km	ISS 51.50 400 km;400 km	Proba 2 99.28 720 km	Proba 2 99.28 720 km
磁気天気 捕捉された陽子	平穏 AP8min	平穏 AP8min	平穏	平穏	平穏	平穏
太陽条件 遮蔽	太陽活動極小期 1 g/cm ²	フレア(最悪の日) 1 g/cm²	太陽活動極小期 1 g/cm²	太陽条件最悪日 1 g/cm²	平穏 1 g/cm ²	太陽条件最悪日 1g/cm²
SEFI/day	0.01	11.70	0.00	0.01	0.01	2.61

表1:SEFI 誤り率 (OMERE 5.3、CREME 96 を使用)

2023年6月



L2 キャッシュとオンチップ RAM の SEU 性能についても断面図を作成しました。誤り率を表 2 に示しています。

軌道	GEO (35784 km)	GEO (35784 km)	ISS 51.50 400 km;400 km	ISS 51.50 400 km;400 km	Proba 2 99.28 720 km	Proba 2 99.28 720 km
磁気天気 捕捉された陽子 太陽条件 遮蔽	平穏 AP8min	平穏 AP8min	平穏	平穏	平穏	平穏
	太陽活動極小期 1g/cm ²	フレア(最悪の日) 1 g/cm²	太陽活動極小期 1 g/cm²	太陽条件最悪日 1 g/cm ²	平穏 1 g/cm ²	太陽条件最悪日 1g/cm ²
SEU/day	0.20	176.00	0.04	0.75	0.11	40.20

表2:SEU 誤り率 (OMERE 5.3、CREME 96 を使用)

これまでの SEU と SEFI の結果は、プロセッサのコアの性能の特徴を示すものです。DDR4 コントローラ、PCle インターフェース、SPI など、LS1046 の関連周辺機器も徹底的に試験しました。結果の件数が多いため、この記事では紹介しきれないものもありますが、詳細は放射線レポートでご確認いただけます。

DDR4 メモリ DDR4T04G72

DDR4 メモリは、2 つの方法で試験しました。一方では、QLS1046-Space のモジュールレベルで、前のセクション で説明したものと同じ構成(図 3)で試験しました。また、放射線下で何が起きているかを詳細に把握するため、 シングルダイ構成でも試験を実施しました。シングルダイ試験は、SODIMM ドーター基板を DDR4 メモリ試験専 用の監視システムに接続して実施しました(図 6)。この構成では、メモリが FPGA に直接インターフェース接続 され、SEL を検出するために電源が監視されます。



図6:シングルダイ構成のDDR4の試験構成

2023年6月

TELEDYNE C2V | Semiconductors Everywhereyoulook

SEL 試験は、RADEF において、最大供給電圧、動作温度 95℃のシ ングルダイ構成で実施しました。60 MeV/(mg/cm²)までの LET では SEL イベントが検出されませんでした。SEU/SEFI についても同じ構成 で、図 7 に示すとおり、静的モードと動的モードの 2 つの試験モー ドで特性評価を行いました。これらの試験は、公称電圧と室温で実 施しました。



Witz Repeat Read Ntimes POWYR 1 second WAIT 0.2 seconds Repeat Repeat Read POWKR Read Repeat Repeat Read Repeat Repeat Repeat Read Repeat Read Repeat Repeat

図7:動的モード(左)と静的モード (右)の試験原理

行エラーと列エラーは、1 つの行または列で多数のアドレスがエラ ーとなるロジックエラーです。SEFI では、行と列のエラーは「ロジ ックエラー」として処理されました。結果として得られた断面積を 図 8 に示しています。SEU もカウントし、関連する断面図を作成し ました。

図8:シングルダイレベルでのロジックエラー断面積

DDR4 の SEU と SEFI も、QLS1046-Space モジュールレベルで試験しました。図9に、結果として得られた SEU の断面を示しています。SEFI の分類を行い、LET が 25MeV/(mg/cm²)までのすべての SEFI を DDR4 リセットで十分解消できることが実証されました。

緩和手法を評価するため、シングルダイ構成で追加の試験キャンペーン を実施しました。ロジックエラーを解消するために試した手法の1つと して、DDR4とFPGA DDR4 コントローラーを同時にリセットしました。 表3は、SEFIのない反復処理では、リセット後にロジックエラー(LE) の大部分が解消されたことを示しています。たとえば、

RUN006 では、LE を示した 30 回の反復処理のうち、29 回が無事復旧しました。その上、リセット時間中にリフレッシュが行われなかったにもかかわらず、データ内容は安全に保持されました。つまり、ロジックエラーが発生した場合でも、リセットをかければアプリケーションが直ちに通常動作に戻りました。

DDR4 モジュール SEU のビットあたり断面積



図9:モジュールレベルでのSEU断面

実行	フルエンス (ions.cm ⁻²)	LE が発生した反復処理 リセット前	LE が発生した反復処理 リセット後	LE オン R1	LE オン R2	R3 での LE (リセット 後)
RUN003	2.22E+05	13	1	84	83	1
RUN006	6.52E+05	30	1	217	217	1

表3: リセットによるロジックエラーの解消

各種の重イオン試験キャンペーン中、スタックビットはほとんど検出されず、メモリに放射線を照射しないとき には時間とともにスタックビットが解消される傾向があることがわかりました。

2023年6月



SEE/プロトン

すべてのプロトン・テストは室温、公称動作電圧で行いました。

LS1046-Space プロセッサ

LS1046 のプロトン・テストでは、一次エネ ルギー190 MeV のビームが使用され、2 つ の試料の最大ビームエネルギーは 187 MeV となりました。試験方法と試験構成は、重 イオンの場合と同じでした(図3および図 4)。SEFI が検出された時点で、CPU がハー トビートを発生させるまでビームが停止し ました。このソフトウェアには、オンチッ プRAM とL2キャッシュメモリの両方を試 験するルーチンが実装されています。試験 は、L2キャッシュに ECC 保護がなされてい る状態となされていない状態で実施しまし た。試験結果は、表4に示しています。オ ンチップ RAM では、ECC は常に有効で す。

							L2	**	ッシン	2	(オンラ	チッフ	P		
実行番号	フルエンス (cm ⁻²)	継続時間(秒)	エネルギー (MeV)	基板 ID	SD カード画像	武慶モード	SBU	MBU2	大量エラー	大量エラー(データ=0)	SBU	MBU2	大量エラー	大量エラー (データ=0)	実効フルエンス (cm²)	L2 SBU 附面视 (cm ⁻²)
RUN005	1.00E+11	1200	187	1	21h27	ECC off	4158	1	0	183	0	0	0	3	9.82E+10	4.24E-08
RUN006	1.00E+11	1117	187	1	21h24	ECC on	0	0	0	0	0	0	0	3	9.27E+10	0.00E+00
RUN007	6.79E+10	790	100	1	21h24	ECC on	0	0	0	0	0	0	0	3	6.48E+10	0.00E+00
RUN008	1.00E+11	1153	100	1	21h27	ECC off	4492	0	1	205	0	0	0	1	9.58E+10	4.69E-08
RUN009	1.00E+11	1190	100	5	21h27	ECC off	4251	0	0	198	1	0	0	1	9.43E+10	4.51E-08
RUN010	1.00E+11	852	187	5	21h27	ECC off	3893	2	2	165	1	0	0	0	9.74E+10	4.00E-08
RUN011	1.00E+11	1046	187	5	21h24	ECC on	0	0	0	0	1	0	0	1	7.11E+10	0.00E+00
RUN012	1.00E+11	1208	100	5	21h24	ECC on	328	0	0	15	0	0	1	2	9.28E+10	3.53E-09
RUN013	1.00E+11	1134	30	5	21h24	ECC on	0	0	0	0	0	1	0	2	8.60E+10	0.00E+00
RUN014	1.00E+11	1287	10	5	21h24	ECC on	1	0	0	1	1	0	0	1	8.70E+10	1.15E-11
RUN015	9.06E+10	1364	10	5	21h27	ECC off	3134	0	0	184	0	0	0	44	7.45E+10	4.21E-08
RUN021	1.00E+11	1538	30	5	21h27	ECC off	5045	1	0	221	0	0	0	3	7.32E+10	6.89E-08
RUN022	1.00E+11	1386	30	1	21h27	ECC off	4710	2	2	253	0	0	0	1	9.16E+10	5.14E-08
RUN023	9.68E+10	1547	10	1	21h27	ECC off	3729	2	0	164	0	0	0	4	8.57E+10	4.35E-08

表4:LS1046-Space での陽子測定結果

SEU は、オンチップ RAM と L2 キャッシュの両方で観測されました。これらのイベントは、SBU(シングルビット アップセット)、MBU2(2 ビットアップセット)、大量エラー(短時間に多数のエラーが発生)の3つのカテゴリ ーに分類されました。オンチップ RAM では SBU はほとんど観測されていませんが、これはオンチップ RAM が常 に ECC で保護されていることから予想されることです。ECC が有効な場合、SBU は L2 キャッシュでは発生しませ ん。このことは、ECC が SBU を処理していることを示しています。例外は RUN012で、ここでは、ECC が有効にな っていたにもかかわらず「偶然の SBU」が観測されました。理由としては、走行中に SEU によって ECC が無効化 されたことが考えられます。図 10 は、ECC 無効時の L2 キャッシュ SBU 断面積を示しています。



MBU2 も両メモリでほとんど検出されませんでした。CPU の SEFI を監視しました。その断面積は図 11 のとおりです。

図11: CPU のSEFI の断面積

図10:ECC 無効時のL2 キャッシュ SBU の断面

2023年6月



DDR4 メモリ DDR4T04G72

DDR4の陽子試験は、シングルダイ構成で実施しました(図 6)。一次エネルギー190MeVの陽子ビームを使用し、2個の試料に対する最大ビームエネルギーは184MeVでした。表5に試験結果をまとめています。

すべてのアップセットはシングルビットアップセット (SBU)、つまり ECC で訂正可能なものでした。図 12 は、 陽子照射時の DDR4 のアップセット断面積です。結果から、すべてのエネルギーにおける SEU 感度が 1e20 cm²/bit の範囲に収まっていることがわかります。

実行	鶴子日本や歩ー (MeV)	フルエンス (P+.cm ²)	線量 (krad)	繼続時間(秒)	基板 ID	ť» h	アップセット	アップセット断面 猪 (cm²/bit)	行エラー	列エラー
RUN001	100	1.00E+11	9.34	1477	6	8,589,934,592	7	8.15E-21	6770	692
RUN002	190	1.00E+11	6.00	1493	6	8,589,934,592	5	5.82E-21	5144	418
RUN006	190	1.00E+11	6.00	1418	7	8,589,934,592	11	1.28E-20	17505	448
RUN007	100	1.00E+11	9.34	1414	7	8,589,934,592	10	1.16E-20	12075	374
RUN010	50	1.00E+11	15.82	1498	7	8,589,934,592	99	1.15E-19	14595	287
RUN011	30	1.00E+11	23.63	1572	7	8,589,934,592	10	1.16E-20	10024	216
RUN012	30	1.00E+11	23.63	1429	6	8,589,934,592	10	1.16E-20	8148	392
RUN013	50	1.00E+11	15.82	1487	6	8,589,934,592	2	2.33E-21	8665	544

表5:DDR4 メモリでの陽子試験の結果



すべての行エラーと列エラーは、以前に重イオンで成功したリセット緩和手法によって解消されました。陽子照 射時、DDR4メモリでも時間の経過とともに複数のスタックビットが出現しました。

<u>TID</u>

TID 試験は、LS1046 プロセッサと DDR4 メモリで別々に実施しました。Teledyne e2v は、電気試験中に試験範囲全体を確実に網羅するために独自の産業用試験設備である UltraFLEX 試験システムを使用しています。このデジタル 試験システムは、部品製造にも使用されており、LS1046A の製造元である NXP 社と 100%同じ試験を実施できます。

LS1046 については、ダミーソフトウェアを使用して 6 個の試料を「オン」にバイアスし、ソケット付き専用バイ アス基板で全ピンをグランドに接続して 6 個の試料を「オフ」にバイアスしました。この試験は、[1]に従い「非 流入」方式で電気測定を行って実施しました。試験は、100 krad(Si)の線量まで行われ、すべての LS1046 試料が電 気試験に合格しました。

DDR4 メモリの試験方法はプロセッサと同じで、5 個の試料を「オン」にバイアスし、5 個の試料を「オフ」にバ イアスしました。100krad(Si)の線量までの試験も実施しました。Teledyne e2v の DDR4T04G72 メモリは、総電離線 量 100krad(Si)までの宇宙用途に適した部品として評価認識されています。

2023年6月

TELEDYNE C2V | Semiconductors Everywhereyoulook

<u>結論</u>

この記事では、QLS1046-Space 処理モジュールに対し Teledyne e2v が適用している耐放射線方針について述べました。この耐放射線処理モジュールで得られる良好な水準の放射線性能を実証するために、試験結果の概要を提示しました。詳細な結果は、Teledyne e2v にお問い合わせいただくことで入手可能な公式の放射線レポートに記載されています。放射線の専門家とシステムエンジニアの方々は、全体的な放射線レポートをお読みいただければ、放射線に暴露したシステムの挙動を予測できます。

参考文献

[1] ESCC basic specification no. 22900、issue 5、"Total dose steady-state irradiation test method"、2016 年 6 月
[2] QLS1046-Space のデータシート <u>https://semiconductors.teledyneimaging.com/media/2482/qls1046a_ds-60s-217489-d.pdf</u>
[3] RADEF 放射線試験施設 <u>https://www.jyu.fi/science/en/physics/research/infrastructures/accelerator-laboratory/radiation-effects-facility</u>



詳細については、以下宛てにご連絡ください: Thomas Porchez アプリケーションサポート、 データ処理ソリューション部門 thomas.porchez@teledyne.com



詳細については、以下宛てにご連絡ください: Wilfrid Bertrand システム開発エンジニア、 デ、ため明ソリー・ショング101

データ処理ソリューション部門 wilfrid.bertrand@teledyne.com





詳細については、以下宛てにご連絡ください: Thomas Guillemain マーケティング・事業開発担当、 データ処理ソリューション部門 thomas.guillemain@teledyne.com

